Donanım Hızlandırmalı Makine Öğrenimi

Bir makine öğrenimi donanım hızlandırıcı mimarisi ve ilişkili teknikler açıklanır. Örneğin, bir işlemci aşağıdakileri içerir: makine öğrenimi işlemleri ile ilişkili komutları yürütmek üzere birçok işlemsel birim, bir veya daha fazla komut ile ilişkili verileri depolamak üzere birçok çift bağlantı noktalı statik rastgele erişimli bellek (SRAM) sırası içeren bir yerel bellek, bir matris kopyalama komutunun kodunu çözmek üzere bir dekoder, matris kopyalama komutunda bulunan bir permütasyon modeline uygun olarak bir birinci çok boyutlu dizi ile ilişkili bir birinci birçok kaynak veri elemanını değiştirmek ve birinci birçok kaynak veri elemanını birçok işlemsel birime yönlendirmek üzere devre. Birçok işlemsel birim, matris kopyalama komutuna uygun olarak birçok paralel çarpma-biriktirme (MAC) işlemi gerçekleştirir. Her işlemsel birim aşağıdakileri içerir: değiştirilecek devre tarafından sağlanan birinci birçok kaynak veri elemanının bir birinci kaynak veri elemanını ve bir ürün oluşturmak üzere ikinci bir çok boyutlu dizi ile ilişkili ikinci birçok kaynak veri elemanının ikinci bir kaynak veri elemanı çarpmak üzere bir çarpan ve bir sonuç değeri oluşturmak üzere ürünü bir birikme değerine eklemek üzere bir akümülatör, birinci kaynak veri elemanı ve ikinci kaynak veri elemanının her biri, bir birinci bit genişliğine sahiptir ve birikme değeri, birinci bit genişliğinin en az iki katı bir ikinci bit genişliğine sahiptir.