Donanım Hızlandırmalı Makine Öğrenimi

Mevcut açıklamanın bazı düzenlemeleri, bir komut dekoderi, bir yerel bellek, bir devre ve birçok işlemsel birime sahip bir aparat ile ilgilidir. Talimat dekoderi, bir matris çarpma komutunun kodunu çözecektir. Yerel bellek, bir birinci girdi tensörünün ve bir ikinci girdi tensörünün en azından bir kısmını depolamak üzere birçok statik rastgele erişim belleği (SRAM) sırasını, çok boyutlu bir gerçek sayı dizisini içeren her bir birinci ve ikinci girdi tensörlerini içerir. Devre, birinci girdi tensörü ile ilişkili birinci birçok gerçek sayıyı, değiştirilmiş birinci birçok gerçek sayı üretmek üzere matris çarpma komutuna dahil edilen bir permütasyon modeline göre değiştirecektir. Birçok işlemsel birim, matris çarpma komutuna göre birçok paralel çarpma- biriktirme (MAC) işlemi gerçekleştirecektir, her işlemsel birim aşağıdakileri içerir: bir ürün oluşturmak üzere ikinci girdi tensörü ile ilişkili değiştirilmiş birinci birçok gerçek sayının bir birinci gerçek sayısını ve ikinci birçok gerçek sayının bir ikinci gerçek sayısını çarpmak üzere bir çarpan ve bir sonuç değeri oluşturmak üzere ürünü bir birikme değerine eklemek üzere bir akümülatör, birinci gerçek sayı ve ikinci gerçek sayının her biri, bir birinci bit genişliğine sahiptir ve birikme değeri, birinci bit genişliğinin en az iki katı bir ikinci bit genişliğine sahiptir.